台积电 CoPoS 中试线 6 月全面建成

台积电 CoPoS 中试线 6 月全面建成

     据台湾工商时报援引半导体产业链消息,台积电旗下采钰科技(VisEra)的 CoPoS(Chip-on-Panel-on-Substrate,基板上面板芯片封装)中试生产线已于 2 月启动设备交付,整条产线预计将于 6 月全面建成并投入工艺验证。


这一里程碑式进展标志着全球下一代先进封装技术的研发进入加速阶段,将为破解当前 AI 芯片封装产能瓶颈、支撑万卡级算力集群建设提供核心技术支撑。集邦咨询(TrendForce)同日发布的行业快讯也确认了这一进度,称台积电正全力推进 CoPoS 技术的产业化落地,为 2028 年底的大规模量产做准备。


化圆为方:CoPoS 破解 CoWoS 物理极限

作为台积电 CoWoS 技术的下一代继任者,CoPoS 本质上是晶圆级封装向面板级封装的演进升级,融合了 CoWoS 的高集成度与 FOPLP(扇出型面板级封装)的高产能优势,核心变革在于用方形面板取代传统的圆形硅晶圆作为中介层载体。


当前主流的 CoWoS 技术采用 12 英寸圆形硅晶圆制作中介层,受圆形几何形状限制,其面积利用率仅为 45% 左右,边缘区域大量浪费。

随着 AI 芯片尺寸持续增大,英伟达 B200 芯片在 12 英寸晶圆上仅能切割出约 12 颗完整中介层,单位产出效率急剧恶化。而 CoPoS 采用的 310×310mm 方形面板,面积利用率可提升至 81%,未来扩展至 515×510mm 甚至 750×620mm 超大面板时,仍能保持同等利用率水平,单次产出相当于 12 英寸晶圆的 4-8 倍。

除了产能提升,CoPoS 还从根本上解决了大尺寸芯片封装的翘曲难题。传统 ABF 有机载板与硅芯片的热膨胀系数差异较大,当芯片尺寸超过 800mm² 时,翘曲变形会导致良率大幅下降。

CoPoS 创新性地采用玻璃或蓝宝石作为中介层材料,其热膨胀系数与硅芯片高度匹配,可将封装翘曲量控制在 50μm 以内,同时具备更高的表面平整度和更低的介电常数,能够支持更精细的电路布线和更高的信号传输速度。

建设进度与量产路线图清晰 供应链协同加速

根据台积电披露的技术路线图,此次 6 月建成的采钰中试线将主要用于玻璃中介层工艺、大尺寸 RDL(再分布层)布线、翘曲控制、良率提升等关键技术的验证与优化,预计 2026 年下半年将产出首批工程样品。

大规模量产基地将设在嘉义 AP7 厂区的 P4、P5 阶段,最快于 2028 年底至 2029 年上半年实现量产,美国亚利桑那州先进封装厂也已规划同步导入 CoPoS 技术。

目前,CoPoS 的设备供应链已基本敲定。除科磊(KLA)、东京威力科创(TEL)、应用材料(Applied Materials)、Disco 等国际半导体设备巨头外,还有 13 家台湾本土设备厂商入选首批供应商名单,涵盖刻蚀、沉积、检测、清洗等多个核心环节,订单能见度已延伸至 2028 年。

台积电方面表示,将通过与上下游产业链的深度协同,加快 CoPoS 技术的成熟与量产进程,确保能够及时满足全球客户的需求。

回应 AI 算力爆发需求 填补高端封装产能缺口

CoPoS 技术的加速推进,直接回应了全球 AI 算力爆发带来的高端封装产能缺口。根据摩根士丹利 2026 年 4 月发布的专题报告,尽管台积电已将 2026 年底 CoWoS 月产能目标上调至 12.7 万片,但全年总需求预计仍将达到 115.4 万片,缺口约 15%-20%。

英伟达单家就预订了约 60% 的 CoWoS 产能,用于保障 Blackwell Ultra 及 Rubin 架构芯片的量产,AMD、微软、Meta 等厂商的产能需求难以得到充分满足。

业内分析指出,随着下一代 AI 加速器向更大尺寸、更多 HBM 堆叠方向发展,CoWoS-L 技术已逐渐接近物理极限。

英伟达计划于 2027 年下半年推出的 Vera Rubin Ultra 加速器,单芯片将配备 1TB HBM4E 内存,封装尺寸将突破 1500mm²,传统 CoWoS 技术已无法支撑如此大规模的集成需求。而 CoPoS 技术能够支持超过 2000mm² 的超大封装尺寸,可同时集成 1 颗计算芯片和 16 颗 HBM 内存芯片,完全满足下一代 AI 芯片的集成需求。

此外,CoPoS 技术还将带来显著的成本优势。据 Yole Intelligence 测算,采用玻璃中介层的 CoPoS 封装,单位面积成本将比传统硅中介层降低 25%-30%,这将大幅降低 AI 芯片的整体制造成本,进而推动 AI 算力的普及与应用。

长远目标:玻璃基板全面替代硅中介层

台积电明确表示,CoPoS 技术的长远目标是用玻璃基板全面取代硅中介层,构建全新的先进封装技术体系。与硅中介层相比,玻璃基板不仅成本更低、尺寸更大,还具备更好的光学性能,能够与 CPO(共封装光学)技术深度融合,实现光信号与电信号的无缝集成。

目前,全球玻璃基板产业链正在加速布局。康宁、AGC、三星电机等厂商已推出适用于半导体封装的玻璃基板产品,三星电机已于今年 4 月向苹果供应玻璃基板样品,用于其自研 AI 服务器芯片的测试。

国内厂商也在加快技术攻关,东旭光电、彩虹股份等企业已建成多条高世代玻璃基板生产线,正在积极推进半导体级玻璃基板的研发与量产。

CoPoS 技术的突破将推动先进封装产业进入一个全新的发展阶段。通过 “化圆为方” 的设计革新与材料升级,CoPoS 不仅能够解决当前 AI 芯片的产能瓶颈,还将为未来 3D 集成、光电融合等技术的发展奠定基础。

免责声明:本文来源于综合报道,仅用于知识分享与交流传播。如涉及侵权,请联系我们及时修改或删除。